mirror of https://github.com/acidanthera/audk.git
Use atomic AsmDisableCache() and AsmDisableCache() functions instead of AsmWriteCr0() and AsmWbinvd() calls
git-svn-id: https://edk2.svn.sourceforge.net/svnroot/edk2/trunk/edk2@9998 6f19259b-4bc3-4df7-8a09-765794883524
This commit is contained in:
parent
0803854bc1
commit
58b23d903e
|
@ -144,28 +144,27 @@ PreMtrrChange (
|
||||||
//
|
//
|
||||||
// Enter no fill cache mode, CD=1(Bit30), NW=0 (Bit29)
|
// Enter no fill cache mode, CD=1(Bit30), NW=0 (Bit29)
|
||||||
//
|
//
|
||||||
Value = AsmReadCr0 ();
|
AsmDisableCache ();
|
||||||
Value = (UINTN) BitFieldWrite64 (Value, 30, 30, 1);
|
|
||||||
Value = (UINTN) BitFieldWrite64 (Value, 29, 29, 0);
|
|
||||||
AsmWriteCr0 (Value);
|
|
||||||
//
|
//
|
||||||
// Flush cache
|
// Save original CR4 value and clear PGE flag (Bit 7)
|
||||||
//
|
|
||||||
AsmWbinvd ();
|
|
||||||
//
|
|
||||||
// Clear PGE flag Bit 7
|
|
||||||
//
|
//
|
||||||
Value = AsmReadCr4 ();
|
Value = AsmReadCr4 ();
|
||||||
AsmWriteCr4 ((UINTN) BitFieldWrite64 (Value, 7, 7, 0));
|
AsmWriteCr4 (Value & (~BIT7));
|
||||||
|
|
||||||
//
|
//
|
||||||
// Flush all TLBs
|
// Flush all TLBs
|
||||||
//
|
//
|
||||||
CpuFlushTlb ();
|
CpuFlushTlb ();
|
||||||
|
|
||||||
//
|
//
|
||||||
// Disable Mtrrs
|
// Disable Mtrrs
|
||||||
//
|
//
|
||||||
AsmMsrBitFieldWrite64 (MTRR_LIB_IA32_MTRR_DEF_TYPE, 10, 11, 0);
|
AsmMsrBitFieldWrite64 (MTRR_LIB_IA32_MTRR_DEF_TYPE, 10, 11, 0);
|
||||||
|
|
||||||
|
//
|
||||||
|
// Return original CR4 value
|
||||||
|
//
|
||||||
return Value;
|
return Value;
|
||||||
}
|
}
|
||||||
|
|
||||||
|
@ -184,30 +183,25 @@ PostMtrrChange (
|
||||||
UINTN Cr4
|
UINTN Cr4
|
||||||
)
|
)
|
||||||
{
|
{
|
||||||
UINTN Value;
|
|
||||||
|
|
||||||
//
|
//
|
||||||
// Enable Cache MTRR
|
// Enable Cache MTRR
|
||||||
//
|
//
|
||||||
AsmMsrBitFieldWrite64 (MTRR_LIB_IA32_MTRR_DEF_TYPE, 10, 11, 3);
|
AsmMsrBitFieldWrite64 (MTRR_LIB_IA32_MTRR_DEF_TYPE, 10, 11, 3);
|
||||||
|
|
||||||
//
|
//
|
||||||
// Flush all TLBs and cache the second time
|
// Flush all TLBs
|
||||||
//
|
//
|
||||||
AsmWbinvd ();
|
|
||||||
CpuFlushTlb ();
|
CpuFlushTlb ();
|
||||||
|
|
||||||
//
|
//
|
||||||
// Enable Normal Mode caching CD=NW=0, CD(Bit30), NW(Bit29)
|
// Enable Normal Mode caching CD=NW=0, CD(Bit30), NW(Bit29)
|
||||||
//
|
//
|
||||||
Value = AsmReadCr0 ();
|
AsmEnableCache ();
|
||||||
Value = (UINTN) BitFieldWrite64 (Value, 30, 30, 0);
|
|
||||||
Value = (UINTN) BitFieldWrite64 (Value, 29, 29, 0);
|
|
||||||
AsmWriteCr0 (Value);
|
|
||||||
|
|
||||||
|
//
|
||||||
|
// Restore original CR4 value
|
||||||
|
//
|
||||||
AsmWriteCr4 (Cr4);
|
AsmWriteCr4 (Cr4);
|
||||||
|
|
||||||
return ;
|
|
||||||
}
|
}
|
||||||
|
|
||||||
|
|
||||||
|
|
Loading…
Reference in New Issue