mirror of https://github.com/acidanthera/audk.git
Removed MBI Device from ACPI DSDT Table.
Removed MBI Device, which is not necessary for MinnowBoard Max, from ACPI DSDT Table per Windows team's request. Contributed-under: TianoCore Contribution Agreement 1.0 Signed-off-by: Shifei Lu <shifeix.a.lu@intel.com> Reviewed-by: David Wei <david.wei@intel.com> git-svn-id: https://svn.code.sf.net/p/edk2/code/trunk/edk2@17101 6f19259b-4bc3-4df7-8a09-765794883524
This commit is contained in:
parent
427760786f
commit
ebf4ef4d25
|
@ -703,127 +703,6 @@ Scope(\_SB)
|
|||
|
||||
} //End Scope(I2C7)
|
||||
|
||||
//
|
||||
// Device for Message Bus Interface
|
||||
//
|
||||
Device(MBID)
|
||||
{
|
||||
Name(_HID, "INT33BD")
|
||||
Name(_CID, "INT33BD")
|
||||
Name(_HRV, 2)//different from CLT's
|
||||
Name(_UID, 1)
|
||||
|
||||
Method (_CRS, 0, Serialized)
|
||||
{
|
||||
Name (RBUF, ResourceTemplate ()
|
||||
{
|
||||
Memory32Fixed (
|
||||
ReadWrite,
|
||||
0xE00000D0, // Address Base
|
||||
0xC, // Address Length (MCR/MDR/MCRX)
|
||||
)
|
||||
})
|
||||
Return (RBUF)
|
||||
}
|
||||
|
||||
|
||||
//
|
||||
// custom opregion for MBI access
|
||||
//
|
||||
OperationRegion (REGS, 0x87, 0x0, 0x30)
|
||||
Field (REGS, DWordAcc, NoLock, Preserve)
|
||||
{
|
||||
PORT, 32, // Message Port
|
||||
REG, 32, // Message Target Register Address
|
||||
DATA, 32, // Message Data
|
||||
MASK, 32, // Mask bits for modify operation
|
||||
BE, 32, // Message Write Byte enables: 0 - BYTE; 1 - WORD; 2 - DWORD
|
||||
OP, 32 // Operations: 0 - read; 1 - write; 2 - modify
|
||||
}
|
||||
|
||||
//
|
||||
// availability of the custom opregion
|
||||
//
|
||||
Name (AVBL, 0)
|
||||
Method(_REG,2)
|
||||
{
|
||||
If (Lequal(Arg0, 0x87))
|
||||
{
|
||||
Store(Arg1, ^AVBL)
|
||||
}
|
||||
}
|
||||
|
||||
//
|
||||
// Method Name: READ
|
||||
// Arguments:
|
||||
// Arg0: PORT
|
||||
// Arg1: REG
|
||||
// Arg2: BE
|
||||
// Return Value:
|
||||
// DATA
|
||||
//
|
||||
Method(READ, 3, Serialized)
|
||||
{
|
||||
Store(0xFFFFFFFF , Local0)
|
||||
If (Lequal (AVBL, 1))
|
||||
{
|
||||
Store(0, OP) // must be set at first, do not change!
|
||||
Store(Arg0, PORT)
|
||||
Store(Arg1, REG)
|
||||
Store(Arg2, BE)
|
||||
Store(DATA, Local0)
|
||||
}
|
||||
return(Local0)
|
||||
}
|
||||
|
||||
//
|
||||
// Method Name: WRIT
|
||||
// Arguments:
|
||||
// Arg0: PORT
|
||||
// Arg1: REG
|
||||
// Arg2: BE
|
||||
// Arg3: DATA
|
||||
// Return Value:
|
||||
// NONE
|
||||
//
|
||||
Method(WRIT, 4, Serialized)
|
||||
{
|
||||
If (Lequal (AVBL, 1))
|
||||
{
|
||||
Store(1, OP) // must be set at first, do not change!
|
||||
Store(Arg0, PORT)
|
||||
Store(Arg1, REG)
|
||||
Store(Arg2, BE)
|
||||
Store(Arg3, DATA)
|
||||
}
|
||||
}
|
||||
|
||||
//
|
||||
// Method Name: MODI
|
||||
// Arguments:
|
||||
// Arg0: PORT
|
||||
// Arg1: REG
|
||||
// Arg2: BE
|
||||
// Arg3: DATA
|
||||
// Arg4: MASK
|
||||
// Return Value:
|
||||
// NONE
|
||||
//
|
||||
Method(MODI, 5, Serialized)
|
||||
{
|
||||
If (Lequal (AVBL, 1))
|
||||
{
|
||||
Store(2, OP) // must be set at first, do not change!
|
||||
Store(Arg0, PORT)
|
||||
Store(Arg1, REG)
|
||||
Store(Arg2, BE)
|
||||
Store(Arg3, DATA)
|
||||
Store(Arg4, MASK)
|
||||
}
|
||||
}
|
||||
}
|
||||
|
||||
|
||||
} // end Scope(\_SB)
|
||||
|
||||
Name(PICM, 0) // Global Name, returns current Interrupt controller mode; updated from _PIC control method
|
||||
|
|
Loading…
Reference in New Issue